PLL可以用來提供芯片時鐘，是由PLLSTAT(PLL狀態寄存器)來控制的，由第9位來控制，用來讀出PLL的連接位。當第8位PLLE和第9位PLLC都為1時，PLL作為時鐘源連接到處理器。當PLLC或PLLE為0時，PLL被旁路，處理器直接使用振蕩器時鐘。
由此處可以得到，有兩種方法來提供板子的時鐘源。
PLL的頻率計算：
PLL的頻率計算使用下列參數：
Fosc the frequency from the crystal oscillator/external oscillator 晶振頻率
Fcco the frequency of the PLL current controlled oscillator PLL電流控制振蕩器的頻率
Fcclk the PLL output frequency(also the processor clock frequency) PLL輸出頻率(也是處理器的時鐘頻率)
M PLL Multiplier value from the MSEL bits in the PLLCFG register PLLCFG寄存器中MSEL位的倍頻器值
P PLL Divider value from the PSEL bits in the PLLCFG register PLLCFG寄存器中PSEL位的分頻器值
PLL輸出頻率 (當PLL激活并連接時):
Fcclk = M × Fosc 或者Fcclk = Fcco / (2 × P)
CCO頻率:
Fcco = Fcclk × 2 × P 或者 Fcco= Fosc× M × 2 × P
PLL操作方法
1)查詢方式
>>PLLCON=1，設定PLL之前，必須先使能PLL，但不能連接PLL;
>>設定P和M的值(PLLCFG);
>>發送PLL饋送序列;
>>等待PLL鎖定，PLLSTAT,10=1;
>>PLL使能和連接，PLLCON=3;
。
2)中斷方式
主程序：
>>PLLCON=1，設定PLL之前，必須先使能PLL，但不能連接PLL;
>>設定P和M的值(PLLCFG);
>>發送PLL饋送序列;
PLL中斷服務程序：
>>PLL使能和連接，PLLCON=3;
>>發送PLL的饋送序列，把P和M的值寫入硬件;
>>禁止PLL中斷，返回;
